-- Copyright (C) 1991-2006 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- applicable agreement for further details. -- -- This is a Quartus II output file. It is for reporting purposes only, and is -- not intended for use as a Quartus II input file. This file cannot be used -- to make Quartus II pin assignments - for instructions on how to make pin -- assignments, please see Quartus II help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.5V). -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- Bank 1: 3.3V -- Bank 2: 3.3V -- Bank 3: 3.3V -- Bank 4: 3.3V -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. This pin can either be left unconnected or -- connected to GND. Connecting this pin to GND will improve the -- device's immunity to noise. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. --------------------------------------------------------------------------------- Quartus II Version 6.0 Build 178 04/27/2006 SJ Full Version CHIP "MU200EC6CYCLONE" ASSIGNED TO AN: EP1C6Q240C8 Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- GND* : 1 : : : : 1 : PSW_A0 : 2 : input : LVTTL : : 1 : Y PSW_A1 : 3 : input : LVTTL : : 1 : Y PSW_A2 : 4 : input : LVTTL : : 1 : Y PSW_A3 : 5 : input : LVTTL : : 1 : Y PSW_A4 : 6 : input : LVTTL : : 1 : Y PSW_B0 : 7 : input : LVTTL : : 1 : Y PSW_B1 : 8 : input : LVTTL : : 1 : Y VCCIO1 : 9 : power : : 3.3V : 1 : GND : 10 : gnd : : : : PSW_B2 : 11 : input : LVTTL : : 1 : Y PSW_B3 : 12 : input : LVTTL : : 1 : Y PSW_B4 : 13 : input : LVTTL : : 1 : Y PSW_C0 : 14 : input : LVTTL : : 1 : Y PSW_C1 : 15 : input : LVTTL : : 1 : Y PSW_C2 : 16 : input : LVTTL : : 1 : Y PSW_C3 : 17 : input : LVTTL : : 1 : Y PSW_C4 : 18 : input : LVTTL : : 1 : Y PSW_D0 : 19 : input : LVTTL : : 1 : Y PSW_D1 : 20 : input : LVTTL : : 1 : Y PSW_D2 : 21 : input : LVTTL : : 1 : Y VCCIO1 : 22 : power : : 3.3V : 1 : PSW_D3 : 23 : input : LVTTL : : 1 : Y ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 24 : input : LVTTL : : 1 : N DATA0 : 25 : input : : : 1 : nCONFIG : 26 : : : : 1 : VCCA_PLL1 : 27 : power : : 1.5V : : CLK : 28 : input : LVTTL : : 1 : Y CKF2 : 29 : input : LVTTL : : 1 : Y GNDA_PLL1 : 30 : gnd : : : : GNDG_PLL1 : 31 : gnd : : : : nCEO : 32 : : : : 1 : nCE : 33 : : : : 1 : MSEL0 : 34 : : : : 1 : MSEL1 : 35 : : : : 1 : DCLK : 36 : bidir : : : 1 : ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 37 : input : LVTTL : : 1 : N GND* : 38 : : : : 1 : GND* : 39 : : : : 1 : GND : 40 : gnd : : : : PSW_D4 : 41 : input : LVTTL : : 1 : Y BZ : 42 : output : LVTTL : : 1 : Y TP3_25 : 43 : input : LVTTL : : 1 : Y TP3_26 : 44 : input : LVTTL : : 1 : Y TP3_27 : 45 : input : LVTTL : : 1 : Y TP3_28 : 46 : input : LVTTL : : 1 : Y LED0 : 47 : output : LVTTL : : 1 : Y LED1 : 48 : output : LVTTL : : 1 : Y LED2 : 49 : output : LVTTL : : 1 : Y LED3 : 50 : output : LVTTL : : 1 : Y VCCIO1 : 51 : power : : 3.3V : 1 : GND : 52 : gnd : : : : LED4 : 53 : output : LVTTL : : 1 : Y LED5 : 54 : output : LVTTL : : 1 : Y LED6 : 55 : output : LVTTL : : 1 : Y LED7 : 56 : output : LVTTL : : 1 : Y SEG_H0 : 57 : output : LVTTL : : 1 : Y SEG_H1 : 58 : output : LVTTL : : 1 : Y SEG_H2 : 59 : output : LVTTL : : 1 : Y SEG_H3 : 60 : output : LVTTL : : 1 : Y SEG_H4 : 61 : output : LVTTL : : 4 : Y SEG_H5 : 62 : output : LVTTL : : 4 : Y SEG_H6 : 63 : output : LVTTL : : 4 : Y SEG_H7 : 64 : output : LVTTL : : 4 : Y SEG_G0 : 65 : output : LVTTL : : 4 : Y SEG_G1 : 66 : output : LVTTL : : 4 : Y SEG_G2 : 67 : output : LVTTL : : 4 : Y SEG_G3 : 68 : output : LVTTL : : 4 : Y GND : 69 : gnd : : : : VCCIO4 : 70 : power : : 3.3V : 4 : GND : 71 : gnd : : : : VCCINT : 72 : power : : 1.5V : : SEG_G4 : 73 : output : LVTTL : : 4 : Y SEG_G5 : 74 : output : LVTTL : : 4 : Y SEG_G6 : 75 : output : LVTTL : : 4 : Y SEG_G7 : 76 : output : LVTTL : : 4 : Y SEG_F0 : 77 : output : LVTTL : : 4 : Y SEG_F1 : 78 : output : LVTTL : : 4 : Y SEG_F2 : 79 : output : LVTTL : : 4 : Y TP3_29 : 80 : input : LVTTL : : 4 : Y TP3_32 : 81 : input : LVTTL : : 4 : Y SEG_F3 : 82 : output : LVTTL : : 4 : Y SEG_F4 : 83 : output : LVTTL : : 4 : Y SEG_F5 : 84 : output : LVTTL : : 4 : Y SEG_F6 : 85 : output : LVTTL : : 4 : Y SEG_F7 : 86 : output : LVTTL : : 4 : Y SEG_E0 : 87 : output : LVTTL : : 4 : Y SEG_E1 : 88 : output : LVTTL : : 4 : Y GND : 89 : gnd : : : : VCCINT : 90 : power : : 1.5V : : GND : 91 : gnd : : : : VCCIO4 : 92 : power : : 3.3V : 4 : SEG_E2 : 93 : output : LVTTL : : 4 : Y SEG_E3 : 94 : output : LVTTL : : 4 : Y SEG_E4 : 95 : output : LVTTL : : 4 : Y TP3_30 : 96 : input : LVTTL : : 4 : Y TP3_33 : 97 : input : LVTTL : : 4 : Y SEG_E5 : 98 : output : LVTTL : : 4 : Y SEG_E6 : 99 : output : LVTTL : : 4 : Y SEG_E7 : 100 : output : LVTTL : : 4 : Y SEG_D0 : 101 : output : LVTTL : : 4 : Y TP3_31 : 102 : input : LVTTL : : 4 : Y HEX_B3 : 103 : input : LVTTL : : 4 : Y SEG_D1 : 104 : output : LVTTL : : 4 : Y SEG_D2 : 105 : output : LVTTL : : 4 : Y SEG_D3 : 106 : output : LVTTL : : 4 : Y SEG_D4 : 107 : output : LVTTL : : 4 : Y SEG_D5 : 108 : output : LVTTL : : 4 : Y GND : 109 : gnd : : : : VCCINT : 110 : power : : 1.5V : : GND : 111 : gnd : : : : VCCIO4 : 112 : power : : 3.3V : 4 : SEG_D6 : 113 : output : LVTTL : : 4 : Y SEG_D7 : 114 : output : LVTTL : : 4 : Y SEG_C0 : 115 : output : LVTTL : : 4 : Y SEG_C1 : 116 : output : LVTTL : : 4 : Y SEG_C2 : 117 : output : LVTTL : : 4 : Y SEG_C3 : 118 : output : LVTTL : : 4 : Y SEG_C4 : 119 : output : LVTTL : : 4 : Y SEG_C5 : 120 : output : LVTTL : : 4 : Y SEG_C6 : 121 : output : LVTTL : : 3 : Y SEG_C7 : 122 : output : LVTTL : : 3 : Y SEG_B0 : 123 : output : LVTTL : : 3 : Y SEG_B1 : 124 : output : LVTTL : : 3 : Y SEG_B2 : 125 : output : LVTTL : : 3 : Y SEG_B3 : 126 : output : LVTTL : : 3 : Y SEG_B4 : 127 : output : LVTTL : : 3 : Y SEG_B5 : 128 : output : LVTTL : : 3 : Y GND : 129 : gnd : : : : VCCIO3 : 130 : power : : 3.3V : 3 : SEG_B6 : 131 : output : LVTTL : : 3 : Y SEG_B7 : 132 : output : LVTTL : : 3 : Y SEG_A0 : 133 : output : LVTTL : : 3 : Y SEG_A1 : 134 : output : LVTTL : : 3 : Y SEG_A2 : 135 : output : LVTTL : : 3 : Y SEG_A3 : 136 : output : LVTTL : : 3 : Y SEG_A4 : 137 : output : LVTTL : : 3 : Y SEG_A5 : 138 : output : LVTTL : : 3 : Y SEG_A6 : 139 : output : LVTTL : : 3 : Y SEG_A7 : 140 : output : LVTTL : : 3 : Y TP6_28 : 141 : input : LVTTL : : 3 : Y GND : 142 : gnd : : : : GND* : 143 : : : : 3 : GND* : 144 : : : : 3 : CONF_DONE : 145 : : : : 3 : nSTATUS : 146 : : : : 3 : TCK : 147 : input : : : 3 : TMS : 148 : input : : : 3 : TDO : 149 : output : : : 3 : GNDG_PLL2 : 150 : gnd : : : : GNDA_PLL2 : 151 : gnd : : : : CKF4 : 152 : input : LVTTL : : 3 : Y CKF3 : 153 : input : LVTTL : : 3 : Y VCCA_PLL2 : 154 : power : : 1.5V : : TDI : 155 : input : : : 3 : TP6_29 : 156 : output : LVTTL : : 3 : Y VCCIO3 : 157 : power : : 3.3V : 3 : TP6_30 : 158 : output : LVTTL : : 3 : Y TP6_31 : 159 : output : LVTTL : : 3 : Y TP6_32 : 160 : input : LVTTL : : 3 : Y TP6_33 : 161 : input : LVTTL : : 3 : Y TP6_34 : 162 : input : LVTTL : : 3 : Y TP6_35 : 163 : input : LVTTL : : 3 : Y TP6_36 : 164 : input : LVTTL : : 3 : Y TP6_37 : 165 : output : LVTTL : : 3 : Y TP6_38 : 166 : output : LVTTL : : 3 : Y TP6_39 : 167 : output : LVTTL : : 3 : Y TP6_40 : 168 : output : LVTTL : : 3 : Y TP6_41 : 169 : output : LVTTL : : 3 : Y TP6_42 : 170 : output : LVTTL : : 3 : Y GND : 171 : gnd : : : : VCCIO3 : 172 : power : : 3.3V : 3 : TP6_43 : 173 : output : LVTTL : : 3 : Y TP6_44 : 174 : output : LVTTL : : 3 : Y TP6_45 : 175 : input : LVTTL : : 3 : Y TP6_46 : 176 : input : LVTTL : : 3 : Y TP6_20 : 177 : input : LVTTL : : 3 : Y TP6_21 : 178 : input : LVTTL : : 3 : Y TP6_22 : 179 : input : LVTTL : : 3 : Y TP6_23 : 180 : input : LVTTL : : 3 : Y TP6_24 : 181 : input : LVTTL : : 2 : Y TP6_25 : 182 : input : LVTTL : : 2 : Y TP6_26 : 183 : input : LVTTL : : 2 : Y TP6_27 : 184 : input : LVTTL : : 2 : Y TP6_18 : 185 : input : LVTTL : : 2 : Y TP6_19 : 186 : input : LVTTL : : 2 : Y TP6_15 : 187 : input : LVTTL : : 2 : Y TP6_16 : 188 : input : LVTTL : : 2 : Y VCCIO2 : 189 : power : : 3.3V : 2 : GND : 190 : gnd : : : : VCCINT : 191 : power : : 1.5V : : GND : 192 : gnd : : : : TP6_17 : 193 : input : LVTTL : : 2 : Y COM_A_RD : 194 : output : LVTTL : : 2 : Y COM_A_TD : 195 : input : LVTTL : : 2 : Y COM_A_DTR : 196 : input : LVTTL : : 2 : Y COM_A_DSR : 197 : output : LVTTL : : 2 : Y HEX_B2 : 198 : input : LVTTL : : 2 : Y TP6_48 : 199 : input : LVTTL : : 2 : Y COM_A_CTS : 200 : output : LVTTL : : 2 : Y COM_A_RTS : 201 : input : LVTTL : : 2 : Y TP6_09 : 202 : input : LVTTL : : 2 : Y TP6_10 : 203 : input : LVTTL : : 2 : Y HEX_B1 : 204 : input : LVTTL : : 2 : Y TP6_08 : 205 : input : LVTTL : : 2 : Y TP6_11 : 206 : input : LVTTL : : 2 : Y TP6_12 : 207 : input : LVTTL : : 2 : Y TP6_13 : 208 : input : LVTTL : : 2 : Y VCCIO2 : 209 : power : : 3.3V : 2 : GND : 210 : gnd : : : : VCCINT : 211 : power : : 1.5V : : GND : 212 : gnd : : : : TP6_14 : 213 : input : LVTTL : : 2 : Y HEX_A0 : 214 : input : LVTTL : : 2 : Y HEX_A1 : 215 : input : LVTTL : : 2 : Y HEX_A2 : 216 : input : LVTTL : : 2 : Y HEX_A3 : 217 : input : LVTTL : : 2 : Y DIP_A0 : 218 : input : LVTTL : : 2 : Y DIP_A1 : 219 : input : LVTTL : : 2 : Y HEX_B0 : 220 : input : LVTTL : : 2 : Y TP6_01 : 221 : input : LVTTL : : 2 : Y DIP_A2 : 222 : input : LVTTL : : 2 : Y DIP_A3 : 223 : input : LVTTL : : 2 : Y DIP_A4 : 224 : input : LVTTL : : 2 : Y DIP_A5 : 225 : input : LVTTL : : 2 : Y DIP_A6 : 226 : input : LVTTL : : 2 : Y DIP_A7 : 227 : input : LVTTL : : 2 : Y DIP_B0 : 228 : input : LVTTL : : 2 : Y VCCINT : 229 : power : : 1.5V : : GND : 230 : gnd : : : : VCCIO2 : 231 : power : : 3.3V : 2 : GND : 232 : gnd : : : : DIP_B1 : 233 : input : LVTTL : : 2 : Y DIP_B2 : 234 : input : LVTTL : : 2 : Y DIP_B3 : 235 : input : LVTTL : : 2 : Y DIP_B4 : 236 : input : LVTTL : : 2 : Y DIP_B5 : 237 : input : LVTTL : : 2 : Y DIP_B6 : 238 : input : LVTTL : : 2 : Y DIP_B7 : 239 : input : LVTTL : : 2 : Y RESET : 240 : input : LVTTL : : 2 : Y