集積システム研究室より情報システム学科3回生の皆さんへ
3回生までの授業を通じ、ハードウェア関連の科目（電気電子回路、論理回路、
計算機構成論、情報システム学実験３(FPGA設計)など）に興味をもってくれた皆さんを
歓迎します。集積回路の設計法については、情報システム学実験３(FPGA設計)で少し
体験できたと思いますが、研究室に配属されてからもじっくり教えますので、一緒に
頑張りましょう。ソフトウェアのプログラミング（C言語など）ができる諸君なら、
ハードウェア設計に必要な言語（Verilog-HDLなど）の習得に有利です。
3～4回生のうちは、研究分野関連の基礎をしっかり固めながら研究を行い、
卒論を纏めることになると思います。この過程で、単に知識や技術だけでなく、
研究の進め方、ディスカッションのやり方などもだんだんわかってくると思います。
修士課程進学後は、何か先端的な研究テーマ、
開発プロジェクトに取り組んでもらいたいと思っています。
国際会議で論文発表できるような研究テーマもありますし、企業や他大学と共同で
取り組んでいるプロジェクトもあります。こういった真剣勝負の研究開発を経験し、
多くのことを学んでいって欲しいと思います。
ハードウェアしかやらないのですか？
集積回路を含むハードウェアの設計開発をするのが当研究室の特徴ですが、
ハードウェアの研究には当然ソフトウェアが必要です。デジタル回路設計には
Verilog-HDLという、どことなくC言語に似ている言語を使いますし、プロセッサや
再構成可能デバイスなどのハードウェアを動作させるためには、
コンパイラや配置配線ツールなどのソフトウェアの開発も必要になります。
卒業研究は一人ひとり別々にやるのですか？
例えばハードウェアの開発と、これに関連するソフトウェアの開発とを全て一人で
やるのは大変なので、このような場合は、ハード担当とソフト担当でチームを組んで
取り組むこともあり得ます。もちろん、その場合はそれぞれの責任範囲や達成目標を
きちんと話し合って決めて、定期的なミーティングで進捗を確認しながら進めます。
卒業研究などを通じてどんなことが身に付きますか？
自分自身の研究や、ゼミでの他のメンバーの発表などを通じ、ハードウェア（デジタル回路）の
仕組みと設計法を幅広く学ぶことができるのはもちろんですが、
テーマによっては実際に集積回路(LSI)の設計・試作や、これに関連するソフトウェアの開発、
企業や他大学との共同開発などを体験できます。
また、良い研究成果が得られたら、論文を書いて学会でも発表しましょう。
設計した集積回路がうまく動かなかったら卒業できないのですか？
一生懸命頑張って設計しても、不注意なバグにために、うまく動作しないということはあります。
ソフトウェアならば、バグに気付いたら修正してもう一度コンパイルすれば動くようになりますが、
工場に製造を委託する集積回路は、完成後に修正することができません。
しかし、それで卒論が書けなくなるということはありません。設計過程で思いついたアイディアや、
シミュレーションでの性能予測なども立派な研究成果です。
失敗が許されるのは大学のメリットなので、失敗を恐れず挑戦しましょう。
