

【ネットワーク LSI システム(藤野・熊木)研究室】

～ 特徴ある LSI アーキテクチャとセキュリティー&ネットワーク応用 ～

○研究紹介

大容量のメモリとマイクロプロセッサ等のロジック回路を、1チップの大規模集積回路(VLSI)上に実現した「システム LSI」は、さまざまな情報機器で使用される「小型低消費電力かつ高性能なシステムの実現」に必須の技術となっています。作りたい LSI の仕様が決定したら、あとは設計 CAD を使って簡単にシステム LSI は作成できると考えているかもしれませんが、実際に低消費電力・高性能・低コスト・高信頼性などの要求を満足しようとすると、新しい特徴ある LSI アーキテクチャが必要となってきます。

当研究室では、以下のような LSI アーキテクチャの研究と応用を、教員(藤野, 熊木), 研究員(汐崎, Tuan), 研究補助員(浅川)と大学院生 20 名が、他大学や、ルネサスエレ・三菱電機等の産業界と交流しながら行っています。


- (1)ビアプログラマブル LSI 設計<VP> ブリティッシュコロンビア大学
- (2)耐タンパ LSI 設計&非接触電力転送<SCA> CREST プロジェクト (産総研, 名城大学, 三菱電機)
- (3)マトリックス型超並列プロセッサ応用<MX> ルネサスエレクトロニクス
- (4)製造ばらつきを利用した固有 ID 生成技術<PUF> CREST プロジェクト (産総研, 名城大学, 三菱電機)

研究ターゲットとしているアプリケーションは、暗号・乱数等の符号処理および画像処理技術を使った認証・コンテンツ&プライバシー保護を目標としており、今後ますます重要になるセキュリティー技術の知識を修得できます。


○研究テーマ説明図

(1) ビアプログラマブル LSI <VP>

現在、新しい LSI を試作する際には回路原版であるフォトマスク費用として、1億円以上のコストが必要である。本研究では、LSI 製造工程のビア数層のレイアウトを変更し、様々なデジタル&アナログ回路を実現するという、低コスト LSI 設計技術の実現を目標とする。電子ビーム描画を組み合わせると、マスクコスト0を実現でき「世界で1つしかない LSI」が製造可能となる。




ウエハ断面構造




(2) 耐タンパ LSI 設計 <SCA>

暗号回路は、ICOCA などの電子マネーなどに使用されているが、動作時の消費電力や電磁波をモニタすることで暗号鍵を推定するサイドチャネル攻撃が脅威となっている。これらの攻撃から暗号回路を守る設計技術が「耐タンパ設計」であり、当研究室オリジナルのドミノ型 RSL 回路や2線式 RSL メモリを用いた DES および AES 暗号回路を設計し耐タンパ性を評価している。




ドミノ型 RSL ゲート



(3) マトリックス型超並列プロセッサの開発と応用 <MX>

最大 1,024 並列のデータ処理能力を誇るモバイル機器向け LSI の開発とその応用を行っている。現在は暗号化、電子透かし、階層型画像マスク法、及びハードウェアトイ等のアプリケーションについて研究中。また、超小型マイコンボードを用いたアプリケーション開発も行っている。昨年度から発足した研究テーマであり、メンバーの様々なアイデアを積極的に採用する方針である。




超並列 MX コア




超小型マイコン実験ボード

(4) 製造ばらつきを使用した固有 ID 生成技術 <PUF>

金銭情報を扱う LSI や、自動車などの生命を扱う LSI においてデバイスが不正に複製されると、社会的に大きな被害が生じる。これを防止するためにはデバイスごとに固有の ID を持たせることが必要である。当研究室では LSI の製造ばらつきを利用した遅延時間差検出型アービター PUF (Physically Unclonable Function) を設計し ID 再現性・衝突耐性、学習攻撃耐性を評価している。



アービター PUF 回路



○使う研究設備

当研究室の大きな特徴は、**LSIを実際に作り評価する**というところです。LSI設計用サーバー（8Core CPU, 64GB Memory）2台と設計ツール（業界標準のケイデンス、シノプシス、メンター社製）を駆使して、LSIを設計します。2010年以降、0.18 μ mプロセスで11種類、今年は、三菱電機と共同で65nmプロセスのLSIも設計しています。試作されたLSIは、LSI評価専用FPGAボードを用いて基本機能評価を行うほか、恒温槽を使って、温度を変化させた際の安定性なども評価しています。また、図1に示すように内部の暗号回路動作時の消費電力や電磁波を用いて秘密鍵を窃取するというサイドチャネル攻撃実験も行っています。LSIを作り、様々な評価を行うことを通して、C(C#), verilogHDL, MATLAB, 電子回路, アナログ回路に関する実践的な技術を身につけていくことができます。

また図2に示すようにFPGAやCPUが搭載されたボードを用いて、**セキュリティーシステムのプロトタイプを構築し評価する研究**も行っています。ソフトウェア技術からハードウェア技術までを網羅して学ぶことができ、実際に動作させる楽しさを経験することができます。




図1. 電磁波を用いたサイドチャネル攻撃実験設備




図2. 監視カメラ向け階層型画像マスクングシステム

○卒業研究の進め方・大学院での研究

応用演習が終了する2月中旬以降、週1回教員が指導するLSIの英文書の輪講とLSI設計に関する簡単な演習が始まります。4月に入ると、上記に加え、ネットワークに関するゼミ輪講をおこなうほか、Cやverilog HDLのプログラミングとFPGA実装およびSPICEシミュレータなどの回路設計ツール実習を大学院生から週2回程度受け、卒業研究に必要な知識を修得していきます。**院進学希望学生は、並行して、4回生の4月に仮研究テーマを選択して、院生と一緒に研究を開始**します。4回生の夏頃、卒研での研究テーマを最終決定して本格的に研究を開始します。

大学院に関してですが、研究および技術開発職に就きたいのであれば進学を勧めます。修士課程で、学会発表や企業との共同研究の打ち合わせに参加することで、**企業で実際に求められている技術スキルの内容やレベルを実際に感じて、自分の能力をどのような企業のどんな分野で活用したいのかが分かってくる**と思います。

当研究室では国内学会・国際学会などに積極的に参加してもらっており、2010年度に国内学会23件、国際学会6件を発表しました。また、今年5月には、VDEC（東京大学大規模集積システム設計教育研究センター）を通して全国で設計・試作されたLSIの年間No.1を決定するコンテストで、当研究室のM2が設計した「遅延時間差検出型アービターPUF」が競合大学とプレゼンで競った結果、最優秀賞を受賞しました。右写真はその時の光景です。（<http://www.vdec.u-tokyo.ac.jp/designAward/welcome.html>）学会発表等で得られた、論理的思考力とプレゼンテーション能力は、就職活動でも非常に有益であり、不思議かもしれませんが、学会発表で就活の時間が少なかった学生ほど、早く内定を得られるという傾向があります。



○さいごに

・資源のない日本が今後も繁栄していくためには、やはり高い技術力を持ち続けることが一番大事だと考えています。それを担っていく技術者の卵である皆さんには、**学生時代には、技術スキルだけでなく、新しい技術に対する好奇心を持って欲しい**と思います。新しい技術分野で、自分のアイデアとそれを実現する技術を持ち、それを他の人に広めるプレゼンテーション能力を身につけて、日進月歩の電子情報技術分野で長く活躍できる力をつけてください。

・そのための環境をこの研究室では用意していきたいと考えていますので、高い好奇心と意欲を持った学生、LSIの実設計やセキュリティーに興味ある学生、自分の研究を国内外で発表したい学生を歓迎します。

・本資料で当研究室に興味を持った方は、是非 <http://www.ritsumei.ac.jp/se/re/fujinolab/>（公開サーバー）や <http://rh5pt200.bkc.ritsumei.ac.jp/wiki/>（研究室イントラネットサーバ）をアクセスしてみてください。メールや訪問による質問も歓迎ですので fujino@se.ritsumei.ac.jp または kumaki@fc.ritsumei.ac.jp に連絡してください。