(C) by T.IZUMI, Oct 2015
Ver. 2015.10.06a

高位合成による回路設計チュートリアル

Xilinx チュートリアル(UG871)の補足

ソースコードを含むアーカイブ一式はこちら: http://www.ritsumei.ac.jp/se/re/izumilab/lecture/15VivadoHlsTut.zip

この課題はXilinxのチュートリアルの補足である。
Vivado Design Suite Tutorial - High-Level Synthesis (UG871)
ug871-vivado-high-level-synthesis-tutorial.pdf
ug871-design-files.zip
まず Xilinx のサイトから上記ファイルをダウンロードし、内容を確認すること。
ターゲットボード
ZYBO or ZedBoard
※ZYBOで実行する場合はボード定義ファイルをインストールしておくこと。
https://reference.digilentinc.com/vivado:boardfiles
また、IP Integrator 用のボード定義ファイル(ZYBO_zynq_def.xml)もダウンロードしておくこと https://www.digilentinc.com/Products/Detail.cfm?Prod=ZYBO
ターゲットFPGA
XC7Z010-1CLG400 or XC7Z020-1CLG484
開発環境
Xilinx Vivado 2015.2
Xilinx SDK 2015.2

Chapter 1...8


Chapter 9


Chapter 10