教授: 藤野 毅 (e-mail: fujino
se.ritsumei.ac.jp)
略歴
- 1962年: 大阪府生まれ．大阪府立豊中高校，京都大学へ進学
- 1986年: 京都大学工学研究科修士課程(電子工学専攻)修了，三菱電機入社
- 1995年: 京都大学工学博士
- 2003年: 立命館大学理工学部電気電子工学科教授
- 2004年: 立命館大学理工学部電子情報デザイン学科教授
専門
- 集積回路工学
- プロセス: リソグラフィー(1986-1995)
- メモリ設計(1995-2003)
- 製造容易化設計(2003-)
- 耐タンパLSI設計(2006-)
所属学会
- 電子情報通信学会
- 情報処理学会
- 応用物理学会
- IEEE
趣味
スキー，オートキャンプなど．立命館大学移籍以前の主要論文紹介
(1)高感度高解像電子ビームレジストの研究
T.Fujino, S.Takeuchi, H.Morimoto, Y.Watakabe, H.Abe, M.Koshiba, M.Murata, and S.Kawamura: "The surface silylating process using chemical amplification resist for electron beam lithography", J. Vac. Sci. Technol. B8(6), Nov./Dec. (1990) 1808.日本合成ゴムと共同で実施した，化学増幅型レジストの表面を選択的にシリル化し，ドライエッチングによりパターンを形成する新規なレジストプロセスの研究結果です．基板からの電子散乱の影響による近接効果の影響が少ない表面反応であること，レジスト感度を向上させるため化学増幅による高感度化を達成できるという２点で，電子ビーム描画用レジストとして非常に有効であるという特徴を持っています．
T.Fujino, H.Maeda, T.Kumada, K.Moriizumi, S.Kubota, H.Koezuka, H.Morimoto, Y.Watakabe, and N.Tsubouchi: "Chemical amplification EB positive process free from surface insoluble layer", J. Vac. Sci. Technol. B11(6), Nov./Dec. (1993) 2773.
三菱電機材料研究所とLSI研究所で共同開発し，実用化した高感度・高解像度EBポジ型レジストに関する論文です．化学増幅型ポジ型レジスト特有の，表面難溶化層の発生を防止するプロセスの開発と，メカニズムの解明を行っています．本レジストは以降のEB直描を用いたデバイス開発で使用され，また，1995年には近畿化学協会より化学技術賞を受賞しました．
(2)電子ビーム描画用マスクデータ変換における高速近接効果補正システムの研究
T.Fujino, H.Maeda, K.Moriizumi, T.Kato, and N.Tsubouchi: "Application of Proximity Effect Correction Using Pattern-Area-Density to Patterning on a Heavy Metal Substrate and the Cell-Projection Exposure", Jpn. J. Appl. Phys. 33 (1994) 6946.電子ビーム描画における電子がレジスト及び基板中で散乱することにより所望のパターンが得られないという「近接効果」の問題は，描画図形ごとの露光量に変調を加える方法で補正することができます．本論文では描画すべきパターンの面積密度(=描画面積率)を用いた近接効果補正法の理論及び実験によるパターン形成精度の検討を行いました．重金属基板や，大パターンを一括露光するセルプロジェクション法への適用も検討し先端デバイス試作開発のための技術として確立しました．
(3)電子ビームウエハ直接描画技術への応用研究
T.Fujino, A.Ishii, K.Kawai, M.Matsuba, S.Nakao, and Y.Watakabe: "Novel Electron Beam Direct Writing Technique for the Hole Pattern of Quarter Micron Devices", Jpn. J. Appl. Phys. 31 (1992) 4262.T.Fujino, H.Maeda, Y.Kimura, H.Horibe, Y.Imanaga, H.Shinkawata, S.Nakao, T.Kato, Y.Matsui, M.Hirayama, and A.Yasuoka: "Electron Beam Direct Writing Techniques for the Development of Sub-Quarter-Micron Devices", Jpn. J. Appl. Phys. 35 (1996) 6320.
電子ビームウエハ直接描画は，通常使用される光リソグラフィーでは実現できない微細パターンが得られるため，先端的なデバイスの研究開発に使用されます．新規開発したレジスト，近接効果補正法を駆使し，アライメントマーク形成法も工夫して，微細なホールパターンやトランジスタゲートパターンの試作を行いました．本技術を用いて，0.15umルールのトランジスタやキャパシタの要素技術開発を行い，成果は別途IEDM (International Electron Device Meeting)で発表されました．
(4)X線露光用マスク作製への応用研究
T.Fujino, M.Hashimoto, N.Yoshioka, K.Moriizumi, T.Satou, H.Morimoto, and Y.Watakabe: "Fabrication of 0.25-μm Patterns on a Membrane Substrate-based X-ray Absorber", Jpn. J. Appl. Phys. 30 (1991) 3058.T.Fujino, K.Sasaki, K.Marumoto, H.Yabe, N.Yoshioka, and Y.Watakabe: "X-ray Mask Fabrication Process Using Cr Mask and ITO Stopper in the Dry Etching of W Absorber", Jpn. J. Appl. Phys. 31 (1992) 4086.
光リソグラフィーの次世代の技術として期待されているＸ線リソグラフィー技術に関する研究です．Ｘ線リソグラフィーでは，光リソグラフィーのように，マスクの縮小投影ができないため実デバイスパターンと同じサイズの非常に高精度なマスクが要求されます．新しいマスク構造とエッチング方法を開発し，かつ高精度な近接効果補正法によるEB描画を適用することにより，高性能X線マスクの試作を行いました．このX線マスク作製技術を使用したX線リソグラフィー技術を用いた1GbitDRAMの試作が行われ，1995年にはIEDM(International Electron Device Meeting)で発表され，三菱電機の社長表彰を受賞しました．
(5)ダイナミックメモリの低電圧化高集積化に関する研究
M.Tsukude, S.Kuge, T.Fujino, and K.Arimoto: "A 1.2- to 3.3-V Wide Voltage-Range/Low-Power DRAM with a Charge-Transfer Presensing Scheme", IEEE J. Solid-State Circuits 32 (1997) 1721.T.Fujino, and K.Arimoto: "Multi Gbit-scale Partially Frozen (PF) NAND DRAM with SDRAM Compatible Interface", Symp. VLSI Circuits Dig. Tech. Papers, June (1998) p.96.
汎用ダイナミックメモリ(DRAM)は，低電圧化および高集積化を達成することが非常に重要な研究テーマとなります．第１の論文は低電圧メモリアレイの実現のために電荷転送によりセンスアンプに読み出される電荷を増幅する手法を提案し，0.8Vという低電圧での動作を可能にしました(ISSCC’97発表)．第２の論文は高集積化に関する論文で，NAND型のメモリアレイと，それらを高速に読み出せるセンスアンプを提案しており，同じデザインルールで従来のメモリよりも約２倍の高集積化を実現しました．
(6)混載ダイナミックメモリの高性能化に関する研究
A. Yamazaki, T. Fujino, K. Inoue, I. Hayashi, H. Noda, N. Watanabe, F. Morishita, K. Dosaka, Y. Morooka, S. Soeda, K. Arimoto, S. Wake, and H. Ozaki: "0.18 μm 32 Mb Embedded DRAM Macro for 3-D Graphics Controller,the IEICE Transactions on Electronics, Vol.E85-C (2002) p.1697.3Dグラフィックアクセラレータなどのアプリケーションにおいては，画像データを保存しているメモリと，座標計算や塗りつぶし処理を行うグラフィックプロセッサの間のデータバスの転送速度を大きくすることが非常に重要です．このような用途に対して，プロセッサと同一のチップ上に混載できる，デュアルポートセンスアンプを持つ0.18umルールの高速多ビットメモリを開発しました．低消費電力化のために，一般ロジック回路に使用するトランジスタをDRAMでも採用し，Read/Writeアクセス同時動作実現のための，デュアルポートセンスアンプ回路を導入するなどの新規な技術を開発しました．(ISSCC'2000発表)
Y. Taito, T. Tanizaki , M. Kinoshita , F. Igaue , T. Fujino, and K. Arimoto, “A High Density Memory for SoC with a 143MHz SRAM Interface Using Sense-Synchronized- Read/Write” Digest of Technical Papers IEEE International Solid State Circuits Conference, Feb (2003)
混載ダイナミックメモリ(DRAM)は，高いデータ転送レートを生かして，ノートパソコンやゲーム機の3Dグラフィックアクセラレータ用フレームメモリとして実用化されてきました．一方，携帯電話等で大容量の画像や音楽データを扱う必要が高まっており，このような用途に対しては，高性能マイコンと大容量メモリを混載した低消費電力LSIを実現することが有効です．本論文では，マイコンのCPUバスに直結できる高速SRAMインターフェースを持つ混載DRAMを開発しました．新規回路技術として，センスとライトをシンクロ動作させるセンスアンプ回路を新たに考案し，143MHzという高速のランダムアクセス速度と低消費電力を実現しました．(ISSCC'2003発表)
T.Fujino, A.Yamazaki, Y.Taito, M.Kinoshita, F.Morishita, T.Amano, M.Haraguchi, M.Hatakenaka, A.Amo, A.Hachisuka, K.Arimoto, and H.Ozaki,"A Low Power Embedded DRAM Macro for Battery-Operated LSIs", the IEICE Transactions on Fundamentals, Vol.E86-A, p.2991-3000, (2003)
大容量の画像や音楽などのマルチメディアデータを扱う携帯電話，携帯情報端末(PDA)において，低消費電力化を実現するために，高性能マイコンおよびマルチメディアデータ処理回路と，DRAMを１チップに混載したシステムLSIが開発されています．このような用途に向けた，0.15μm標準CMOSプロセスにセルサイズ0.5μm2のDRAMを混載可能とした混載DRAMプロセスを開発しました．開発した16MbitのDRAM混載マクロは，メモリ容量のカスタマイズ容易化のための新しい冗長制御方式や，低消費電力化のためのスタンバイ電流低減回路を搭載しています．これにより，166MHzの高速動作を実現しつつ，スタンバイ電流123μWという携帯機器に最適なメモリを実現できました．