論文紹介のページ
本研究室から発表された論文を紹介します．
学会論文誌
電子情報通信学会論文誌 2010 D Vol.J93-D No.6 pp.931-948
- マルチファンクションプログラマブルSOI-演算メモリMFPM
島野 裕樹 有本 和民 藤野 毅
IEICE TRANSACTIONS on Electronics 2008 Vol.E91-C No.4 pp.509-516
- Regular Fabric of Via Programmable Logic Device Using EXclusive-or Array (VPEX) for EB Direct Writing
Akihiro Nakamura, Masahide Kawarasaki, Kouta Ishibashi, Masaya Yoshikawa, Takeshi Fujino
国際会議・シンポジウム等
The 16th Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI2010)
- LSI Implementation Method of DES Cryptographic Circuit Utilizing Domino-RSL Gate Resistant to DPA Attack
Kenji Kojima, Kazuki Okuyama, Katsuhiko Iwai, Mitsuru Shiozaki, Masaya Yoshikawa, Takeshi Fujino
International Symposium on Integrated Circuits 2009
- Via-Programmable Logic Array VPEX2 with Configurable DFF using 2 Logic Elements
Takeshi Fujino, Tomohiro Nishimoto, Yuichi Kokusyo, Masaya Yoshikawa, and Guy Lemieux
The 15th Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI2009)
- Interconnect Utilization of the VPEX Via-Programmable Structured ASIC
Kazuma Kitamura, Syouta Yamada, Masahide Kawarasaki, Yuuichi Kokusyou, Usman Ahmed, Guy Lemieux, Masaya Yoshikawa, Takeshi Fujino
IEEE Custom Integrated Circuits Conference(CICC) 2007
- Architecture of Via Programmable Logic using Exclusive-OR Array (VPEX) for EB Direct Writing
Akihiro Nakamura, Masahide Kawarasaki, Masaya Yoshikawa, Takeshi Fujino
Asian Solid-State Circuits Conference(A-SSCC) 2006
- An Embedded Programmable Logic Matrix (ePLX) for flexible functions on SoC
Hirofumi Nakano, Takenobu Iwao, Tomoo Hishida, Hiroshi Shimomura,Tomonori Izumi,Takeshi Fujino, Yoshihiro Okuno, Kazutami Arimoto
Photomask Japan 2006 @Pacifico Yokohama
- Shot Number Estimation for EB Direct Writing for Logic LSI Utilizing Character-Build Standard-Cell Layout Technique
:Yoshihiko Kajiya, AKihiko Nakamura, Masaya Yoshikawa, Takeshi Fujino
Photomask Japan 2005 @Pacifico Yokohama
- Character-Build Standard-Cell Layout Technique for High-Throughput Character-Projection EB Lithography
:Takeshi Fujino, Yoshihiko Kajiya, Masaya Yoshikawa
研究会・技術報告
情報処理学会 コンピュータセキュリティシンポジウム2010(CSS2010)
- Domino-RSL方式を用いたSimplified-DES暗号回路の試作およびDPA耐性評価(2010.10.19) : 岩井 克彦
電子情報通信学会 VLSI設計技術研究会(VLD)2010年度
- 物理複製防止デバイスアービターPUFの設計および測定評価(VLD2010-44) : 古橋 康太
電子情報通信学会 集積回路研究専門委員会(ICD)
LSIとシステムのワークショップ2010〜人々の健康を支援するＬＳＩとシステム〜ポスターセッション
- Domino-RSL方式を用いたSimplified-DES暗号回路設計とSPICEシミュレーションによるDPA耐性の評価(2010.5.18): 岩井 克彦
- 物理複製防止デバイスPUFの設計とシミュレーションによる性能評価(2010.5.18): 古橋 康太
電子情報通信学会 VLSI設計技術研究会(VLD)2009年度
- ビアプログラマブルデバイスに最適な基本論理ゲートアーキテクチャの検討(VLD2009-108,2009.3.11) : 堀 遼平
- ビアプログラマブルデバイスVPEXの配線遅延評価(VLD2009-109,2009.3.11) : 西本 智広
電子情報通信学会 2010年暗号と情報セキュリティシンポジウム(SCIS2010)
- Domino-RSL方式を用いてFPGA実装された暗号回路に対するDPA耐性検証(2010.1.19) : 奥山 一樹
電子情報通信学会 リコンフィギャラブルシステム研究会(RECONF)2009年度
- 各種暗号処理に適した2入力LUTアレイ型プログラマブルロジックアーキテクチャの検討(RECONF2009-49): 中西 愛
電子情報通信学会 VLSI設計技術研究会(VLD)2008年度
- Domino-RSL方式を用いたDES暗号回路設計と電力差分解析(DPA)攻撃に対する耐性の検証(VLD2008-140) : 小島 憲司
- FPGA実装された暗号回路に対するビット値に着目した電力差分解析（DPA)実験(VLD2008-141) : 奥山 一樹
- ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討(VLD2008-139) : 川原崎 正英
電子情報通信学会 2009年暗号と情報セキュリティシンポジウム(SCIS2009)
- パケット分配装置を用いた分散型侵入検知システム(2009.1.21) : 大山 昇吾
電子情報通信学会 集積回路研究会(ICD)2008年度
- ビアプログラマブルデバイスVPEXのロジックエレメント改良による面積削減と高性能化(ICD2008-122): 西本 泰広
- ビアプログラマブルロジックデバイスVPEXにおける自動配置ツールの開発と性能評価(ICD2008-123): 國生 雄一
電子情報通信学会 VLSI設計技術研究会(VLD)2007年度
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(VLD2007-165) : 松本 光崇
電子情報通信学会 情報ネットワーク研究会(IN)2007年度
- USBトークンによるPKI技術とCookieを用いたプロキシ型シングルサインオンシステム(IN2007-232) : 益田 祐
電子情報通信学会 VLSI設計技術研究会(VLD)2007年度
- 暗号回路の電力差分解析攻撃に対して耐性があるドミノ型RSL回路の提案(VLD2007-77,2007.11.20-22): 豊田 善靖
- EB直描を使ったマスクレスビアプログラマブルデバイスVPEXの提案と回路性能評価(VLD2007-80,2007.11.20-22): 川原崎 正英
電子情報通信学会 リコンフィギャラブルシステム研究会(RECONF)2007年度
- プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討(RECONF2007-32,2007.11.20-22): 石橋 宏太
電子情報通信学会 集積回路研究専門委員会(ICD)2007年度
第11回システムLSIワークショップポスターセッション
- 組み込みマイコンを用いた分散型侵入検知システム(2007.11.19-21): 大山 昇吾
- プログラマブルロジックePLXを用いたネットワークセキュリティー処理回路の実装(2007.11.19-21): 木村 俊
- FPGAを用いたIDS用パターン検知回路の実装方法の検討(2007.11.19-21): 住谷 岳史
電子情報通信学会 SIS研究会(SIS)2007年度
- SoC埋め込み型プログラマブルロジックePLXのネットワークセキュリティ処理への応用(2007.06.14-15): 松本 光崇
電子情報通信学会 VLSI設計技術研究会(VLD)2006年度
- ビアプログラマブルロジックVPEXを用いた固定秘密鍵埋め込み型RSA暗号回路の設計(VLD2006-136,2007.03.07-09): 下村 弘
電子情報通信学会 通信方式研究会(CS)2006年度
- USBトークンによるPKI 相互認証を用いたセキュアネットワーク上でのシングルサインオンシステムの提案と実装(CS2006-120,2007.03.05-06): 梅本 佳和
- 小型組み込み機器によるセキュアなIPv6リモート制御システムの構築と検証(CS2006-119,2007.03.05-06): 川野 修平
電子情報通信学会 2007年暗号と情報セキュリティシンポジウム(SCIS2007)
- 秘密鍵をLSIに埋め込んだユニークデバイスを用いたPKIシステムの提案とシングルサインオンシステムへの応用(VLD2006-136,2007.01.23-26): 益田 祐
電子情報通信学会 リコンフィギャラブルシステム研究会(RECONF)2006年度
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(VLD2006-100,2007.01.17-18): 菱田 智雄
電子情報通信学会 集積回路研究専門委員会(ICD)
第10回システムLSIワークショップポスターセッション
- EB直描を用いた低コストLSIの製造のためのVia configurable Logic Deviceの設計アーキテクチャ検討(2006.11.27-29): 中村 明博
- SoC埋め込み型プログラマブルロジックePLXの暗号回路への応用(2006.11.27-29): 松本 光崇
電子情報通信学会 集積回路研究専門委員会(ICD)
第9回システムLSIワークショップポスターセッション
- 1サイクルでリード・ライトを行う擬似デュアルポートメモリの設計(2005.11.28-30): 下村 弘
大会予稿等
2010年秋季電子情報通信学会大会(ソサイエティ大会)＠大阪府立大学
- 超並列SIMD型演算プロセッサMX-1へのMersenne Twisterの実装１(2010.9.14): 吉田 直之
- 超並列SIMD型演算プロセッサMX-1へのMersenne Twisterの実装２(2010.9.14): 松本 直樹
- 超並列SIMD型演算プロセッサMX-1のためのガロア体演算によるAES用SubBytes変換の高速化(2010.9.14): 吉川 弘起
2010年春季電子情報通信学会大会@東京大学
- 共通鍵ブロック暗号回路の小面積実装手法の検討: 黒川 悠一朗
2008年情報処理学会関西支部 支部大会
- 分散型進入検知システムにおけるパケット分配方式の検討: 塩野 智広
2008年春季電子情報通信学会大会@北九州学研都市
- MPU搭載FPGAボードを用いた情報家電向け暗号通信システムの設計と実装: 湯原 健
2006年春季電子情報通信学会大会@国士舘大学
- リコンフィギャラブルシステムに適したAES暗号回路の設計(2006.3.27): 山原 陽介
2006年春季応用物理学会大会@武蔵工業大学
- EB 直描によるスタンダードセル一括露光での寸法精度の検討(2006.3.26): 中村 明博
2005年春季応用物理学会大会@埼玉大学
- EB直描に最適化したスタンダードセルレイアウト設計手法(2005.3.30): 加治屋 佳彦
2005年春季電子情報通信学会大会@大阪大学
- EBプログラマブルロジック素子用ロジックエレメントの設計(2005.3.25): 菱田 智雄